เพนเทียม II

นับว่าการแข่งขันในตลาดซีพียูนับวันยิ่งแข่งกันสูงและพัฒนาเร็วขึ้น เพนเทียม II อาจเรียกได้ว่าเป็นลูกผสมระหว่าง เทคโนโลยี MMX และเพนเทียม โปร กล่าวได้ว่าเพนเทียม II ก็คือเพนเทียมโปรพร้อมเทคโนโลยี MMX ซึ่งแรกเริ่มนั้น Intel ให้ชื่อโค๊ดว่า คลามัธ (Klamath) และต่อมาในท้ายที่สุดก็ได้ชื่อว่า เพนเทียม II

                                       

 

หน้าตาของตัวชิป จะเห็นว่าไม่มีส่วนของเซรามิคเหมือนเพนเทียม แต่จะเป็นแผงอลูมิเนียมระบายความร้อนแทน ซึ่งจะถูกนำไปต่อเชื่อมกับ heat sink ระบายความร้อนและพัดลมอีกทีหนึ่ง เพนเทียม II ใช้เทคโนโลยี .35 ไมครอน และใช้กระแสไฟฟ้า 2.8 โวลต์ และใช้กำลังไฟ 37.0 วัตต์ จำนวนทรานซิสเตอร์ 7.5 ล้านตัว ชิปตัวนี้จะถูกนำไปติดตั้งบน เมนบอร์ดเล็กๆ ที่มีแคช อินเทลเรียกรูปแบบของชิบทั้งหมดว่า SEC

 

 



 

ทั้งหมดที่เห็นนี้คือส่วนที่เรียกว่า Single Edge Cartridge (SEC) ตรงกลางที่เห็นคือ ชิป ซึ่งมีความเร็ว 233, 266, 300 333 MHz ให้เลือก ส่วนของชิปทางด้านซ้ายและขวาคือ L2 Cache ซึ่งมีความเร็ว 1/2 เท่าของความเร็วซีพียู

บริเวณขาเสียบเรียกว่า PLGA (Plastic land-grid array) 242 ขา ซึ่งต้องใช้กับ Slot I ลักษณะคล้ายกับ Slot EISA ด้วยวิธีการออกแบบ PLGA นี้มีข้อดีประการหนึ่งคือปัญหาที่เกิดกับชิปแบบเก่า คือ เมื่อถอด -ใส่ชิปอาจทำให้ขางอ -หัก หมดไป และจำนวนขาของชิปน้อยลงเมื่อเทียบกับเพนเทียมคลาสสิค หรือเพนเทียม โปร

จากภาพจะเห็นว่า รูปร่างของเพนเทียม II นั้นไม่เหมือนซีพียูรุ่นก่อนๆของ Intel ซึ่งมีรูปทรงสี่เหลี่ยม เพนเทียม II ออกแบบมาสำหรับใช้กับ Slot เฉพาะที่มีชื่อเรียกว่า Slot I ซึ่งเป็น Slot ที่มีรูปร่างคล้าย Slot สำหรับการ์ดที่มีอินเทอร์เฟซแบบ EISA และออกแบบส่วนประกอบของซีพียูให้อยู่บนเมนบอร์ดเล็กๆ และใส่ในตลับเรียกว่า S.E.C (Single Edge Contact Cartridge )

เมื่อสังเกตดูบนซีพียูจะพบส่วนประกอบแยกย่อยเป็นตัวชิปไมไครโปรเซสเซอร์หลัก และอีกสองข้างเป็นแคชระดับสอง (L2 Cache) ข้างละ 256 kB ปัจจุบันเพนเทียม II ขายพร้อมขนาดแคชระดับสองขนาด 512 kB แต่ในอนาคต Intel จะผลิตชิปที่มีราคาถูกลงโดยลดขนาดของแคชระดับ 2 (L2 cache) เหลือ 256 kB

เหตุที่ต้องมีการเปลี่ยนแปลงหน้าตาและรูปแบบของไมโครโปรเซสเซอร์นั้นมีหลายประการ ประการแรกคือการออกแบบซีพียูให้ทำงานที่สัญญาณนาฬิกาสูงมากๆ สิ่งที่หลีกเลี่ยงไม่ได้คือ ความร้อนที่เกิดขึ้นในชิประหว่างใช้งาน เพื่อที่จะลดความร้อนในตัวชิปลง Intel ออกแบบให้เพนเทียม II ลดแรงดันไฟที่จ่ายให้กับซีพียูทุกครั้งที่ไม่มีการประมวลผลเพื่อป้องกันไม่ให้ชิปร้อนเกินไป ในขณะเดียวกันแคชระดับสอง (L2 cache) ไม่สามารถลดแรงดันไฟฟ้าได้ ดังนั้นรูปแบบของเพนเทียม II จึงออกมาเป็นรูปแบบที่เห็นคือ ตัวชิปและแคชระดับสองอยู่บนบอร์ดเดียวกันแต่แยกจากกัน เรียกว่า S.E.C. มีรูปทรงตลับสี่เหลี่ยมผืนผ้าดังภาพบนสุด

ส่วนของ Slot สำหรับเพนเทียม II นั้นไม่ใช่ขาแบบ PGA (Pin Grid Array) เหมือนกันเพนเทียมธรรมดา (289 ขา) หรือเพนเทียมโปรอีกแล้ว แต่มีลักษณะเป็นแผ่นทองแดง (เหมือนขาของหน่วยความจำหลักแบบ 72 ขา) ซึ่งแผงที่ว่านี้จะนำไปติดตั้งบน Slot 1 บนเมนบอร์ด

 

 



 

แสดงภาพการติดตั้งเพนเทียม II บน Slot I เมื่อซื้อเพนเทียม II มา จะมีชุดสำหรับยึดซีพียูเพื่อให้ติดกับ Slot 1 และมีพัดลมบนซีพียู โดยบนเมนบอร์ดจะมีภาคจ่ายไฟสำหรับพัดลมด้วย การติดตั้งแตกต่างจาก ZIF Socket เนื่องจากความแตกต่างของ PLGA กับ PGA เพราะ PGA มีขาซีพียูรอบๆ ทำให้ไม่ต้องมีอุปกรณ์ยึดเพิ่มเติมแต่ PLGA เป็นแถบขายาวๆ ต้องการอุปกรณ์ยึด (Retainer) และแพนเทียม II ต้องการพัดลมจาก Power Supply มาช่วยระบายความร้อน

 

ในด้านการออกแบบ นัยว่า Intel ออกแบบเพนเทียม II เพื่อชดเชยความสามารถในการประมวลผลโปรแกรมแบบ 16 บิต ซึ่งเพนเทียมโปรนั้นสอบตกในเรื่องการประมวลผลดังกล่าว การแก้ไขของ Intel ในกรณีเพนเทียม II คือเพิ่มเซ็กเมนต์รีจิสเตอร์ (Segment Register) สำหรับประมวลผลโปรแกรม 16 บิตและเพิ่มขนาดของ L1 แคชเป็น 32 กิโลไบต์ (16 กิโลไบต์ สำหรับข้อมูลและอีก 16 กิโลไบต์สำหรับคำสั่ง) และมี เทคโนโลยี MMX

เทคโนโลยีที่ Intel ประกาศว่าออกแบบสำหรับเพนเทียม II คือการประมวลผลแบบไดนามิก (Dynamic Execution) ซึ่งจะประมวลผลแบบทุกๆคำสั่งโดยไม่พิจารณาลำดับการประมวลผล แต่ขึ้นกับจังหวะการว่างของไมโครโปรเซสเซอร์ (การจะประมวลผลเช่นนั้นได้ คำสั่งที่ประมวลผลนั้นถัดไปต้องไม่ใช่คำสั่งที่รอผลลัพธ์จากคำสั่งที่ถูกประมวลผลไปแล้วหรือกำลังประมวลผลอยู่) และเพิ่มเทคโนโลยี Processor - to - memory Bus ซึ่งแบ่งออกเป็น 2 ส่วนด้วยกัน เรียกว่า DIB (Dual Independent Bus) บัสส่วนแรกคือ Processor - to - Main - Memmory Bus และอีกส่วนหนึ่งคือ Processor - to - L2 - Cache Bus ความเร็วสัญญาณนาฬิกาของบัสระหว่างซีพียูกับแคชภายในชิป 32 kB จะเร็วเท่ากับสัญญาณนาฬิกาของซีพียู ( Processor - to - Main - Memmory Bus) ในขณะที่ความเร็วสัญญาณนาฬิกาของบัสระหว่างซีพียูกับแคชภายนอกมีความเร็วเท่ากับ 1/2 เท่าของสัญญาณนาฬิกาซีพียู (Processor - to - L2 - Cache Bus) (ถ้าหากเป็นเพนเทียมโปรทั้ง L1,L2 มีความเร็วสัญญาณนาฬิกาของบัสในการติดต่อกับซีพียูเท่ากับความเร็วของสัญญาณนาฬิกาของซีพียู) ส่วนนี้เองที่เป็นข้อด้อยของเพนเทียม II แต่ Intel ประกาศว่าซีพียู ในยุคต่อไป คือ Deschutes (ออกเสียงว่า เดชชูตส์) จะมีความเร็วบัสของแคชภายนอกเท่ากับความเร็วของซีพียู อย่างไรก็ตามข้อดีของ DIB คือทำให้ซีพียูสามารถใช้ประโยชน์จากแคชทั้ง 2 ระดับได้พร้อมกัน ซึ่งจะช่วยให้ความเร็วในการประมวลเพิ่มมากขึ้นกว่า 3 เท่าของสถาปัตยกรรม Single - Bus - Architecture

ส่วนอื่นของการพัฒนา ได้แก่ การพัฒนาเมนบอร์ดสำหรับเพนเทียม II ซึ่งทำให้ใช้งานกับซีพียูความเร็วสูงได้ โดยออกแบบให้เมนบอร์ดรองรับสัญญาณที่ส่งผ่านเพื่อประมวลผลความเร็วสูงได้ ในกรณีนี้อินเทลประกาศว่าเทคโนโลยีที่ออกมาพร้อม เพนเทียม II คือ GTL+ "Gunning Tranceiver Logic" ซึ่งเป็นเทคโนโลยีการปรับปรุงบัสโดยกำหนดช่วงของบัฟเฟอร์ I/O ที่มีความต่างศักย์ต่ำ (low-voltage-swing I/O buffer) ซึ่งจะทำให้สามารถส่งสัญญาณความเร็วมากขึ้น ซึ่งในอีกด้านหนึ่งของส่วนของการพัฒนานี้ทำให้อินเทลเองต้องพัฒนาส่วนการป้องกันซีพียูเพนเทียม II ด้วย เนื่องจากเพนเทียม II กินกระแสไฟถึง 37 วัตต์ แต่ในช่วงไม่ใช้งานกระแสจะต่ำกว่าปกติมาก ดังนั้นโหลดของไฟฟ้าที่เปลี่ยนแปลงไปทำให้อาจก่อให้เกิดความเสียหายกับอุปกรณ์อื่นๆ รวมทั้งซีพียูได้ เมนบอร์ดจึงต้องมีวงจรป้องกัน ที่เห็นได้อย่างชัดเจนคือ Auto Switch สำหรับภาคจ่ายไฟ

เพนเทียม II ออกแบบสำหรับ External Bus Speed (ความเร็วบัสหลักของเมนบอร์ด) 66 MHzเพื่อกำหนดให้เมนบอร์ดรองรับการใช้งานซีพียูเท่ากับความเร็วของซีพียู ( Interal Clock Speed) ต้องกำหนดตัวคูณของ 233 MHz คือ 3.5 และ 266 MHz คือ 4.0 เท่า ซึ่ง Intel ประกาศว่า Deschutes จะรันที่ความเร็ว External Bus Speed 100 MHz และ สัญญาณนาฬิกาของซีพียู เท่ากับ 350 MHz ขึ้นไป


                                                                                               ส่วนต่อไป ทดสอบการใช้งาน Pentium II

http://www.geocities.com/siliphol