ASIC Multiplexor Demultiplexor ATM
XI Congress on Design of Circuits and Integrated Sistems (DCIS'96)
Sitges (Spain).
November 20-22, 1996.
RESUMEN
El presente artículo describe el circuito integrado AMDA (Asic
Multiplexor Demultiplexor ATM). Las funciones básicas de este
circuito son las de agregar (modo multiplexor) y extraer (modo
demultiplexor) canales ATM de baja velocidad (hasta 622 Mbit/s) en/de un
flujo ATM de alta velocidad (2.5 Gbit/s). En modo multiplexor, para el
control de acceso al canal común de alta velocidad, se ha
desarrollado e implementado un algoritmo distribuido que garantiza igual
probabilidad de inserción de tráfico a todos los AMDAs situados a
lo largo del canal. En ambos modos puede manejar dos niveles de
prioridades y hasta 8K canales, con una capacidad de almacenamiento de
hasta 16K células mediante el empleo de una SSRAM externa de alta
velocidad. La máxima frecuencia de reloj del circuito es de 155 MHz y
ha sido desarrollado con la tecnología LCB500K de LSI-Logic (CMOS de
0,5 mm). Contiene unas 34000 puertas equivalentes, 48 Kbit de memoria de
simple puerto y 8,5 Kbit de memoria de doble puerto, ocupa una área
de 7,5 x 7.5 mm y será encapsulado en un QFP de 208 pines.
|
Documentos Relacionados:
|
![[Artículo (PDF)]](pdficon.gif) |
dcis96.pdf |
Artículo
(Formato Adobe Acrobat Portable Document Format
-PDF-) |
![[Transparencias (PDF)]](pproject.gif) |
dcis96pp.pdf |
Transparencias de la Presentación (PDF) |
Copyright:
© 1996 Universitat Politècnica de Catalunya.
|