CONTADORES Y DISEÑO DE MEMORIA

Los contadores de dirección trabajan en conjunto con un bus de buffer (74LS44), contadores binarios as¡ncronos de alta velocidad (74LS161A), y decodificadores de 3 a 8 líneas (74LS138). El microprocesador principal manda el dato a los contadores a través de los buffers, y después estos son habilitados por el chip enable (CE: bajo). Los contadores son cargados por los buffers, inmediatamente después los contadores se incrementan en 1, cuando los pulsos del clock est n en estado alto. Cuando los contadores est n sobrecargados son reseteados por un circuito integrado 74LS74 (Q: bajo).

Una mitad del espacio de memoria de 384K x 8 bits consta de 6 RAMs est ticas. Estas memorias son seleccionadas por su respectiva señal chip enable las cuales son generadas por el decodificador LS138. Cada una de las RAMs es programada por el microprocesador principal que seleccionara el tipo de escaneo. también hace que inicie el ciclo de estado de la maquina en el proceso backend.