DECODIFICADORES Y BUS DE DATOS (INTERFASE)

Este diseño es capaz de hacer 3 tiécnicas de scanneo programable, para lo cual se necesita un decodificador separado para cada técnica. Cada decodificador requiere memoria RAM de 32K x 8 bits est tica. El programa para cada técnica de escaneo es hecho por el microprocesador principal donde todo este sistema esta por interfase. Por consecuencia es obvio que para las tres técnicas de escaneo se ocuparan 12 memorias RAM de las mismas características. También son utilizados el procesador de imagen backend y el sistema del procesador principal a toda su capacidad.

Sin embargo, se requiere de interfase para la operación correcta del sistema. Si en memoria se tiene una imagen completa de 256 x 256 se tendr  que direccionar la RAM para la secuencia del dato de entrada y salida. En el procesador principal se utilizara memoria de 384K x 8 bits (12 RAM x 32K = 384K) adem s se requerir  de un contador de direcci¢n que estar  entre el procesador y la memoria.

El esquema empleado le permite al procesador principal escribir una dirección en los 384K de espacio en memoria. La generaci¢n de direcciones es hecha por los contadores.

EL procesador principal carga la primera dirección hacia el contador y selecciona un decodificador particular (RAM est tica). El sistema del clock controla los contadores, los cuales se incrementan en 1 para escoger la siguiente localización de la dirección, de esta manera nos permite que el dato sea transferido a una localidad de memoria apropiada.