ATENTIE..poate fi specific pentru citeva hardiskuri(ontrak general)..DE OBICEI SE CAUTA LA TIPUL DE HARDISK PE CARE DORIM SA INSTALAM ONTRAK (CEL MAI BUN UTILITAR PENTRU REPARATIA UNUI HARDISK FARA CA ACESTA SA FIE DESFACUT....FACE RETRANSLATIA CAPETELOR A CILINDILOR SI A SECTOARELOR

ATENTIE PENTRU CEI CE FOLOSESC DISKETE 1.44 PENTRU FLOPPY DUPA 3 STERGERI SUCCESIVE RECOMAND FORMATAREA DISKETEI IN DOS PENTRU CEI CARE AU DE PARCURS DISTANTE MARI PINA LA UN INTERNET APROPIAT ACEASTA MASURA DE SIGURANTA VA SCUTESTE DE A VA PLIMBA DEGEABA.daca in calculator aveti programul asociat fisierului cu care l-ati creat incercati sa-l deschideti direct de pe discheta.DACA ACEST LUCRU NU SE INTIMPLA FLOPPY NU RASPUNDE INCERCATI SA INCHIDETI PROGRAMUL DE CITIRE A DISKETEI CU ctrl+alt+delete.....close sau cancel cind apare diagrama cu programele active in MEMORIE NU VA SPERIATI NU SE STRICA NICI DISKETA NICI UNITATEA FLOPPY.de preferat sa nu folositi diskete cu fante de metal ATENTIE POATE RAMINE AGATATA IN UNITATEA FLOPPY SI DUCE LA STRICAREA IREVERSIBILA A UNUTATI FLOPPY ..........FOLOSITI DISKETE CU FANTE DIN MATERIAL PLASTIC CU ACESTEA NU VETI MAI AVEA PROBLEME NICIODATA!!!!!!!!!!!!!!!
Free Java applets provided by
JavaScript Kit

Dupa compilarea programului de mai sus la executia acestuia
va apare un punct verde in coordonatele (0,0)
daca apasam Enter vom vedea baleierea ecranului de la stinga la dreapta
a celor 90 pixeli respectiv 190 pixeli
ATENTIE CA SA PUTETI PROGRAMA FARA PROBLEME ESTE BINE CA PROGRAMELE
SA FIE COMPILATE SI EXECUTATE PE UN CALCULATOR 386

PE CALCULATOARELE CU FRECVENTA DE CEAS 2.2 Ghz ACESTE PROGRAME SUNT IMPOSIBIL DE VIZUALIZAT DAR CU EMULATOARE 386
ACEST LUCRU ESTE POSIBIL CU VARIABILELE LONGINT


PROGRAMUL URMATOR VIZUALIZEAZA ZONELE DE MEMORIE LIBERA IN SISTEM
INTR-UN SISTEM ORICE PROGRAM IN COD MASINA INCEPE DE LA ADRESA $100
LA CALCULATOARE MODERNE PENTIUM MULTE DINTRE ZONELE
DE memorie FLASH BioS SE SUPRAPUN PESTE adresele mai mari de $100
PENTRU PROGRAMATORI INCEPATORI NU RECOMAND SA REALIZEZE ASTFEL
DE PROGRAME DEORECE POT REPROGRAMA MEMORIA flash Bios
si pot distruge calculatorul instantaneu


Memoria seriala 24CXX

serial eeprom part1

serial eeprom part2
IS24CXX -familia suporta toate protocoalele
de transmisie pe doua fire bidirectionale
inclusiv comunicatiile seriale.

BUS CU DOUA FIRE
Cele doua fire sunt definite;

SDA-Serial Data Line
SCL-Serial Clock Line

Protocolul defineste orice device care transmite date
pe bus de date SDA si receptioneaza pe acelasi bus
ca receptor.

BUS-ul este controlat de device-ul MASTER care este
generat de SCL(Serial Clock Line) control de acces
pe bus si genereaza conditiile de START si STOP

PROTOCOLUL BUS
-transferurile de date pot fi initializate numai daca
BUS-ul nu este ocupat.
-pe durata transferului de date,linia trebuie sa
ramana stabila cand niciodata linia de ceas este
in '1' logic.
Orice schimbare de linia data pina cand linia de ceas
SCL(este in '1' logic) va fi interpretata ca
conditia de START sau STOP

Data pe linie trebuie schimbata numai pe perioada
LOW('0' LOGIC) a semnalului de ceas.

Aceasta este un puls de ceas per data bit.
Fiecare transfer de date este initializat cu
conditia de START si terminat cu conditia de STOP.

CONDITIA DE START

Conditia de START precede toate comenzile
DEVICE-ului si este definita ca tranzitia
de la HIGH la LOW a SDA(Serial Data Line)
cit timp SCL(Serial Clock Line) este HIGH.

CONDITIA DE STOP

Conditia de STOP este definita ca tranzitia
de la LOW la HIGH a liniei SDA(Serial Data Line)
cand SCL este HIGH ('1' LOGIC).

Toate operatiile trebuiesc sa fie terminate
cu conditia de STOP

ACKnowledge

Dupa ce s-a efectuat transferul de date
ca acest lucru sa aiba succes,fiecarui
device receptor ai se cere a genera
semnalul de(ACKnowledge)

Devicele ACKnowledge va impinge in jos
linia SDA(Serial Data Line)

ADRESAREA DEVICE-urilor

Device-ul MASTER trebuie sa inceapa transmisia
prin trimiterea unei conditii de START.
Device-ul MASTER va trimite adresa particulara
de device-ului SLAVE daca este ceruta(FIG 5)

Adresa SLAVE este o adresa pe 8 biti.
Cei 4 cei mai semnificativi biti de adresa
trebuie fixati in 1010 pentru IS24CXX.

Pentru IS24C16-2 si IS24C16-3 biti(B2,B1 si B0)
sunt folositi pentru adresarea pagini de memorie
(IS24C16-2 si IS24C16-3) are organizat
8 blocuri de 256 de biti)

Pentru IS24C08-2 si IS24C08-3
iesirea urmatorilor 3 biti B1 si B0 ale
adresari paginei de memorie
(IS24C08-2 si IS24C08-3 este organizata
in 4 blocuri de 256 de biti)
si bit A2 folosit de adresarea device-ului
este comparata firul hard cu intrarea pin(A2).

Mai multe IS24C08 pot fi adresate individual
de catre sistem.
Adresarea de pagina a bitilor pentru
IS24CXX vor fi considerate cei mai semnificativi
biti ai cuvintului de date adresa in modul urmator

Ultimul bit a adresei specificate(Slave device)
vor fi valabile la operatiile de citire si scriere
a memoriei.

Cand acest bit este setat pe 1('1' logic)
-operatia de citire este selectata si
cind acest bit este zero.
-operatia de scriere este selectata

Dupa ce device-ul MASTER trimite conditia de START
si byte-ul de adresa SLAVE,monitorizarea busului
va raspunde cu o achitare(ACKNOWLEDGE)
pe linia SDA(Serial Data Line)
cand este transmisa intreaga adresa SLAVE

IS24CXX va pune jos linia SDA pe durata
a 9 cicluri de ceas semnal va fi receptionat
de cei 8 biti ai datei
Operatiile de Citire si /Scriere depind
de starea R(/W) Read /Write a bitului

OPERATIA DE SCRIERE (BYTE WRITE)

In modul Byte WRITE mode,device-ul MASTER trimite
conditia de START si adresa de informatie SLAVE
(cu R/nW setat pe Zero) ale device-ului SLAVE
Dupa ce SLAVE genereaza o achitare,MASTER trimite
o adresa de byte ce va fi scris intr-un
pointer de adresa in IS24CXX

Dupa receptia unei alte achitari de la SLAVE,
devicele MASTER transmite byte-ul data ce va fi scris
intr-o adresa a locatiei de memorie
IS24CXX achita inca o data si Master-ul
va genera o conditie de STOP
in timp ce device-le incepe un ciclu intern de
programare.
In timpul cand ciclul internal este in progres,
device-ul nu va putea raspunde la orice cerere
de la device-ul MASTER.

Page-WRITE

IS24CXX este capabil de a opera in modul pagina
de 16-byte(page WRITE).
Page-WRITE este initiat in acelasi mod
ca un byte-WRITE dar dupa terminarea
ciclului internal de scriere dupa ce
primul cuvant de date este transferat
device-ul MASTER poate transmite
peste 15 bytes in plus.

Dupa receptia fiecarui cuvint de date
IS24CXX raspunde imediat cu achitarea(ACKnowledge)
pe linia SDA si 4 biti(lower order) din cuvantul
de adresare data biti sunt incrementati intern cu 1
in timp ce 4 biti(higher order) a cuvintului de
adresa date ramine constant.

Daca devicele MASTER poate transmite mai mult
de 16 cuvinte,prioritatea o are conditia de STOP
adresarea numaratorului va lua sfirsit
si scrierea datei va fi una de suprascriere.

Odata ce toti 16 bytes au fost receptionati
si conditia de STOP a fost trimisa de catre MASTER,
ciclul intern de programare a inceput.

In acest moment toate datele receptionate sunt scrise
in IS24CXX intr-un singur ciclu de scriere.
Toate intrarile sunt deconectate pana la complectarea
ciclului intern de WRITE(SCRIERE).

OPERATIA DE SCRIERE

Operatiile de READ(CITIRE) este initiat in acelasi
mod ca operatiile WRITE(SCRIERE),
exceptind aceasta la CITIREA/SCRIEREA bitului
adresei SLAVE este setata in '1' LOGIC.
Aici avem trei optiuni la operatiile de CITIRE;
-citirea adresei curente
-citirea adresei aleator
-citirea secventiala

CITIREA ADRESEI CURENTE

IS24CXX contine adresa interna a numaratorului
care mentine adresa ultimului byte accesat,
incrementat cu 1.
De exemplu, operatia anterioara sunt 8 citiri sau
scrieri, operatiuni de adresare, adresarea locatiei n,
adresa interna a numaratorului va fi incrementata
cu adresa locatiei + 1.

Cand IS24CXX receptioneaza Byte-ul de Adresare Device
cu operatia de citire(READ)
(read/write bit este setat pe '1' logic
acesta va raspunde cu o achitare(ACKnowledge)
si va transmite 8-biti de date cuvintului
memorat la adresa locatiei n+1.

MASTER-ul nu va achita transferul dar va genera
o conditie de STOP si IS24CXX va intrerupe transmisia.

Daca 'n' este ultimul byte de memorie atunci data
de la locatia '0' va fi transmisa (Referire la FIG8
Citirea adresei curente Diagrama)

CITIREA ACCESULUI ALEATOR

Operatiile de citire(READ) selectie ce vor fi
descrise in continuare se refera la Device-le Master
care selecteaza aleator orice locatie pentru
operatiile de citire.
Prima operatie executata de MASTER DEVICE este
operatie de scriere pentru a transmite
o conditie de START.
Adresa de SLAVE si cuvintul de adresare a locatiei
dorita va fi citita.


Dupa ce IS24CXX va achita cuvintul de adresare,
device-le MASTER retrimite conditia de START
si adresa de slave, in timpul cit R/nW
bitul va fi setat pe '1' LOGIC.
IS24CXX cand raspunde va achita si va transmite
data ceruta.
MASTER device nu va transmite o achitare
dar va genera o conditie de STOP
(Referire FIG9 Citirea aleatoare a Adresei Diagrama)

CITIREA SECVENTIALA

Citirea secventiala poate fi initiata de
8 citiri de adrese curente sau
citiri aleatoare de Adresa.
Dupa ce IS24CXX transmite initial bitul secventa
(byte sequence)
MASTER DEVICE termina operatia de
citire secventiala(READ) prin punerea SDA
in starea HIGH ('1' logic)
fara achitare(no ACKnowledge) indicata
de ultimul cuvant de data care va fi citit,
urmat de o conditie de STOP

Iesirea datei este secventiala cat timp data
de la adresa 'n' urmeaza date de la adresa
n+1,..etc.

Adresa numaratorului se incrementeaza cu (+1)
automat urmatoarele intrari continute de memorie vor
fi citite serial pe durata citiri secventiale.

Dupa ce vor fi adresate toate adresele
2047 pentru IS24C16-2 si IS24C16-3
1023 pentru IS24C08-2 si IS24C08-3
adresa numaratorului va fi readusa la 0,
si IS24CXX-2 continua datele pe iesire pentru
fiecare achitare receptionata.
(Referire la FIG 10;
Operatia de citire secventiala cu citirea
adreselor aleatoare de adresa.
Diagrama de citire).

PENTRU CA UN MONTAJ REALIZAT PE PORTUL LPT1 SA FUNCTIONEZE REAL
TREBUIE CA PORTUL SA FIE SEPARAT PRINTR-UN LATCH 2..4..8..16 BYTES
(EXEMPLU 74LS373,74LS374,74LS495,8255,Z80 PIO)2x74LS474) CA IN EXEMPLUL DE MAI SUS
O ALTA MODALITATE DE A LUCRA CU PORTUL LPT1 ESTE DE A FOLOSI DIRECT
UN PROCESOR SAU MICROCONTROLER CU ACCES DIRECT (datele D0..D1,si pinul
STROBE) si controlul prin soft
se poate accesa portul LPT1 si serial dar se complica schema din punct
de vedere soft si hard exemplu 74LS495,74LS164,74LS165

florinz80's DIGITAL/ANALOGIC DIALOGS SERIAL/PARALEL A/D D/A CONVERTER WITH PC Page
	large datasheet
	large datasheet
	large datasheet
	large datasheet
	large datasheet read/write LPT1 modul de a citi sau scrie pe un port de tip LPT1,DAR LA FEL SE POATE SCRIE,SAU CITI PE PORTUL ASINCRON COM1,2 separare galvanica relee izolare galvanica intre PC si partea de releistica foarte util deoarece se poate programa cu orice program care activeaza placa de sunet sau difuzorul si cel mai mare avantaj este in cazul in care se mai adauga componente hardware se reduce foarte mult programul sursa
	large datasheet
	large datasheet
	large datasheet infrared telecomunication
	large datasheet
	large datasheet
	large datasheet
a se vedea pe placa test switch-uri cu doua respectiv opt bucati iar de cele mai multe ori daca in proiectare este greu de a realizat o retea de rezistente se vad pe placa test retea de rezistente gata realizate de fabrica cu 9 pini unul comun atentie mare la realizarea proiectelor de orice fel avem nevoie de o sursa in comutatie cu protectie la scurt altfel ajungem la incendii devastatoare este exclus a se folosi metoda clasica transformator+punte+condesator.In partea stinga avem o placa universala foarte eficienta pentru proiectarea cu circuite integrate.Soclurile sint cu 10+10 ....20 pini.Legaturile de masa trebuiesc sa fie cit mai scurte pentru a nu pertuba frecventele in banda ultrascurte,care daca firele de masa depasesc 20 mm pot perturba foarte serios radio-comunicatiile. Cum detectam un circuit integrat defect de pe o placa: Masuram tensiunile cu ajutorul unui ac prins pe tester cu un papuc de la circuitele electrice de la masina.Incepem de la pinul 1......20....40 Scriem tensiunile corespunzatoare fiecarui pin.Sursa liniara pentru circuite TTL TREBUIE SA SCOATA 4.97 V.Circuitele se defecteaza cind se face scurt fata de alimentarea catre +5v.Daca pe un pin fie intrare fie iesire avem o tensiune mai mare de 4.97....>defect>...4.98...>defect>..4.99..>substratul strapuns...trebuie inlocuit integratul cu unul nou. O categorie aparte de integrate cu care se pot proiecta diverse scheme de traductoare care se pot alimenta la 3v...5v....14v Daca realizam un proiect la tensiunea de 5v putem combina circuitele CMOS cu TTL.In cazul unei intrari de porti daca oscileaza putem decupla intrarea cu condensatori de 1NF.Personal am realizat o lumina dinamica la 5v CD4022+PORTI SN7400 SN7404 fara decuplari pe intrarile portilor si consuma aproximativ 8mA: Pentru ecranarile de inalta frecventa se poate folosi o placa simplu sau dublu placat realizat cu multe insulite realizate cu pile chinezesti pentru a fi mai productivi se foloseste la marcarea placi o surubelnita care va marca viitorul traseu exemplu:in pozele alaturate pentru circuite integrate o placa cu trei socluri.Ecranarile se pot face direct pe placa prin cositorirea directa a insulitelor;nu uitati puneti mult saciz deoarece prin cositorirea unui traseu de 2.5 mm grosime duce la exfolierea traseului.INTERCONECTAREA COMPONENTELOR UNUI SISTEM;Din cele trei componente de baza ale unui sistem microprocesor s-au descris deja microprocesorul si memorie,urmind ca in contiuare sa descriem circuitele de interfata. Tratarea circuitelor de interfata trebuie facute intr-un context mai larg in care sa se trateze si interconectarea componentelor. Astazi fiecare microprocesor are o familie de circuite LSI. Circuitele din familie sint in general circuite de interfata specifice fiecarei familii spre deosebire de circuitele de memorie care au mers in directia generalizari. Dezvoltarea familiilor de procesoare in regim de concurenta are un aspect negativ in afara aspectelor pozitive legate de diversitate de existenta surselor alternante,lipsa unei standardizari a circuitelor de interfata Standardizarea interfetei cu D I/E este nu numai datorita dar si posibila prin faptul ca atit in domeniul comunicatiei serie. (CCIT V24-RS232C) cit si paralele (IEE 488) exista standarde internationale general acceptate. Prin interfata se intelege ansamblu hardware-software prin care se realizeaza interconectarea a doua sau mai multe sisteme,comlexitatea unei interfete din punct de vedere hardware,merge de la citeva porti si registre la una sau mai multe placi cu circuite logice. Interfata a fost si ea supusa integrarii pe scara larga,dealtfel primul circuit LSI nu a fost procesor ci un circuit de interfata pentru comunicatie serie. Cu scopul interfatarii sistemelor microprocesor cu D I/E s-au creat un numar de LSI-uri speciale de interfata cum ar fi UART,USART,PIO,DMAC.... Utilizarea unor D I/E intr-un sistem de calcul(mare,mini sau micro)necesita pe linga circuitele de interfata si o discilpina de conversatie(SCHEDULING STRATEGY). Dispozitive I/E complexe, cu parti mecanice si electromecanice mai deosebite necesita un procesor propriu care depaseste in comlexitate un circuit de interfata si se afla din acest pct de vedere in imediata apropiere a unui procesor de uz general.Acest procesor prin care se implenteaza secventele de control cerute de functiile dispozitivului il numim controler. Unele D I/E au controlerul inglobat. Asa cum am aratat primul procesor de uz general comercializat (INTEL 8008) a fost defapt un controler de tub catodic(CRT)nereusit. Se cunosc astazi controlere de unitati de discuri flexibile de acces direct la memorie tub catodic.... Stabilirea legaturi intre D I/E si UC prin LSI-uri circuite de interfata sau controlere se face respectind o anumita disciplina de conversatie.Prin disciplina de conversatie intelegem 1) tehnica de intrare in conversatie;prin bucla de test(polling sau programmed I/O) sau prin intrerupere. 2)controlul conversatiei propriu-zise de catre UC(programmed I/O)sau de un controler specializat(de exemplu accesul direct la memorie supervizat de un controler DMAC) 3)procedura (protocolul) si interfata propriuzisa de conversatie care se refera la liniile si semnalele de interfata(semnale de cerere ,de recunoastere a cererii,de datede recunoastere a cereri,de date,de recunoastere a receptionarii datelor,de adresare...impreuna cu desfasurarea lor conditioneaza in timp efectul fronturilor si nivelurilor... TRATAREA D I/E CA LOCATII DE MEMORIE;Calculatoarele mari au la dispozitie seturi puternice de instructiunireferitoare atit la memorie cit si la operatiile cu D I/E. In cazul unor microprocesoare aceasta separatie intre spatiul de memorie si de intrare/iesire tinde sa dispara in orice caz pina la aceasta data nu se cunosc microprocesoare care sa aiba seturi de instructiuni de intrare/iesire comparabil cu setul instructiunilor de memorie. Acest dezavantaj al mP poate fi evitat prin tratarea D I/E ca simple locatii de memorie. Microprocesorul 6800 trateaza D I/E ca locatii de memorie,iar microprocesorul 8080 poate trata D I/E ca un spatiu separat(I/O R,I/O W) dar si ca locatii de memorie(MEMR,MEMW)si in acest al doilea caz se poate folosi setul de instructiuni aferent operatiilor cu memoria si in cazul operatiilor de intrare/iesire. Termenul din limba engleza pentru tratarea D I/O ca locatii de memorie este MEMORY MAPPED I/O.Singurul dezavantaj al acestui mod de tratare a perifericelor este acela al reducerii spatiului de memorie,in cele mai multe cazuri aceasta reducere poate fi tolerata. Tratarea D I/E in spatiu separat prezinta avantajul adresarii mai simple si prin urmare costul decodificarii ese mai mic. ADRESAREA COMPONENTELOR Adresarea componentelor intr-un sistem microprocesor se realizeaza prin intermediul magistralelor de adrese si control. Totdeauna trebuie adresata doar o locatie de memorie ori un registru din multimea locatiilor de memorie sau registrelor existente. Pentru a selecta o locatie de memorie din cele 65535 de locatii posibile de a fi adresate de o magistrala de adrese de 16 linii,nu este nevoie decodificarea tuturor celor 16 linii de adresa deoarece circuitele de memorie asa cum am aratat,nu contin numai matricea de celule de memorie ci si circuitele de selectie a celulelor de memorie Intr-o memorie de 8 Ko realizata cu circuitele 2102 proiectantul trebuie sa intervina in adresarea unuia din cele 8 seturi de circuite printr-o schema de selectare..adresarea unei locatii de memorie din setul de circuite selectate se realizeaza automat de catre logica interna de selectare a capsulei 2102.In acelasi mod se pune problema si in cazul adresarii unui registru din cele citeva registre ale unui circuit de interfata:se adreseaza(selecteaza) circuitul urmind ca alegerea registrului sa se realizeze automat prin decodificarea liniilor de adresa inferioare(A0-A2) care sint intrari ale circuitului. Metodele folosite in selectarea componentelor sint cunoscute sub numele de : 1)selectare liniara si 2) adresare decodificata