1.          CPU核心

内核包括3個独立的ALU，MAC，barrel shifter3個計算单元，以及功能强大的程序序列發生器，2個獨立的地址據發生生器DAG。

l               满足單周期指令執行。

l               其他週邊模組是BDMA，IDMA，Timer，PIO，ICE，EMC。

l               3匯流排结構，能允許單周期對3個内部記憶體進行存取。

内部匯流排有：14bit CMA匯流排，24bit CMD匯流排，14bit PMA匯流排，16bit PMD匯流排，14bit DMA匯流排，16bit DMD匯流排，16bit Result 匯流排。

l  支持多功能（SIMD）指令。

l  功能强大的程序序列發生器：支持條件跳躍指令，子程序調用，程序返回。零開銷的循環指令。

l  4级的power-down省電模式：

-  Idle

-  Slow idle

-  Sleep

-  Deep sleep

2.         記憶體

片內記憶體按功能分為3种：CODE memory（CM），PROGRAM memory(PM)，DATA memory(DM)。其中只有CODE memory的位寬是24位的，其餘的是16位的。

記憶體容量分别是CM ：8K*24bit，PM ：8K*16bit，DM ：16K*16bit。

還包括两個CM的重叠存储器cmo0,cmo1，大小都是4K*24bit。

記憶體的類型是8K*24bit,8K*16bit,4K*24bit的SRAM。

記憶體分别映射到程序和數據两個空間。其中CM的地址空間是程序記憶體的0x0000~0x1fff，PM的地址空間是程序記憶體的0x3000~0x3fff。DM的起始地址是數據記憶體的0x0000~0x1fff。

两個CM重叠記憶體cm0,1所占的程序記憶體地址空間從0x2000到0x2fff。

DM也是以重叠的方式存取的，两個8K的數據記憶體都是在地址空間0x0000~0x1fff，存取的時候需要預先設置重叠控制暫存器。

1.3.         IO

l         6個外部中断

l         SICE接口：串行ICE接口，可以對晶片内部進行線上仿真

l         BDMA 的接口和IDMA接口。

l         两個同步的串口SPORT0,SPORT1，其中串口SPORT0支持A率和u率的自動壓縮解壓縮。

l         8個可規劃的普通IO接口PIO[0:7]。

將關於這個 Web 站台的問題或建議的郵件寄到 [email protected] 。
上次更新：2004年11月08日