example1: projekty/Source/example1/src/include/lpc210x.h Source File

00001 #ifndef lpc210x_h
00002 #define lpc210x_h
00003 /*******************************************************************************
00004 lpc210x.h - Register defs for Philips LPC210X: LPC2104, LPC2105 and LPC2106
00005 
00006            
00007 THE SOFTWARE IS DELIVERED "AS IS" WITHOUT WARRANTY OR CONDITION OF ANY KIND, 
00008 EITHER EXPRESS, IMPLIED OR STATUTORY. THIS INCLUDES WITHOUT LIMITATION ANY 
00009 WARRANTY OR CONDITION WITH RESPECT TO MERCHANTABILITY OR FITNESS FOR ANY 
00010 PARTICULAR PURPOSE, OR AGAINST THE INFRINGEMENTS OF INTELLECTUAL PROPERTY RIGHTS 
00011 OF OTHERS.
00012            
00013 This file may be freely used for commercial and non-commercial applications, 
00014 including being redistributed with any tools.
00015 
00016 If you find a problem with the file, please report it so that it can be fixed.
00017 
00018 Created by Sten Larsson (sten_larsson at yahoo com)
00019 *******************************************************************************/
00020 
00021 #define REG8  (volatile unsigned char*)
00022 #define REG16 (volatile unsigned short*)
00023 #define REG32 (volatile unsigned int*)
00024 
00025 
00026 /*##############################################################################
00027 ## MISC
00028 ##############################################################################*/
00029 
00030         /* Constants for data to put in IRQ/FIQ Exception Vectors */
00031 #define VECTDATA_IRQ  0xE51FFFF0  /* LDR PC,[PC,#-0xFF0] */
00032 #define VECTDATA_FIQ  /* __TODO */
00033 
00034 
00035 /*##############################################################################
00036 ## VECTORED INTERRUPT CONTROLLER
00037 ##############################################################################*/
00038 
00039 #define VICIRQStatus    (*(REG32 (0xFFFFF000)))
00040 #define VICFIQStatus    (*(REG32 (0xFFFFF004)))
00041 #define VICRawIntr      (*(REG32 (0xFFFFF008)))
00042 #define VICIntSelect    (*(REG32 (0xFFFFF00C)))
00043 #define VICIntEnable    (*(REG32 (0xFFFFF010)))
00044 #define VICIntEnClear   (*(REG32 (0xFFFFF014)))
00045 #define VICSoftInt      (*(REG32 (0xFFFFF018)))
00046 #define VICSoftIntClear (*(REG32 (0xFFFFF01C)))
00047 #define VICProtection   (*(REG32 (0xFFFFF020)))
00048 #define VICVectAddr     (*(REG32 (0xFFFFF030)))
00049 #define VICDefVectAddr  (*(REG32 (0xFFFFF034)))
00050 
00051 #define VICVectAddr0    (*(REG32 (0xFFFFF100)))
00052 #define VICVectAddr1    (*(REG32 (0xFFFFF104)))
00053 #define VICVectAddr2    (*(REG32 (0xFFFFF108)))
00054 #define VICVectAddr3    (*(REG32 (0xFFFFF10C)))
00055 #define VICVectAddr4    (*(REG32 (0xFFFFF110)))
00056 #define VICVectAddr5    (*(REG32 (0xFFFFF114)))
00057 #define VICVectAddr6    (*(REG32 (0xFFFFF118)))
00058 #define VICVectAddr7    (*(REG32 (0xFFFFF11C)))
00059 #define VICVectAddr8    (*(REG32 (0xFFFFF120)))
00060 #define VICVectAddr9    (*(REG32 (0xFFFFF124)))
00061 #define VICVectAddr10   (*(REG32 (0xFFFFF128)))
00062 #define VICVectAddr11   (*(REG32 (0xFFFFF12C)))
00063 #define VICVectAddr12   (*(REG32 (0xFFFFF130)))
00064 #define VICVectAddr13   (*(REG32 (0xFFFFF134)))
00065 #define VICVectAddr14   (*(REG32 (0xFFFFF138)))
00066 #define VICVectAddr15   (*(REG32 (0xFFFFF13C)))
00067 
00068 #define VICVectCntl0    (*(REG32 (0xFFFFF200)))
00069 #define VICVectCntl1    (*(REG32 (0xFFFFF204)))
00070 #define VICVectCntl2    (*(REG32 (0xFFFFF208)))
00071 #define VICVectCntl3    (*(REG32 (0xFFFFF20C)))
00072 #define VICVectCntl4    (*(REG32 (0xFFFFF210)))
00073 #define VICVectCntl5    (*(REG32 (0xFFFFF214)))
00074 #define VICVectCntl6    (*(REG32 (0xFFFFF218)))
00075 #define VICVectCntl7    (*(REG32 (0xFFFFF21C)))
00076 #define VICVectCntl8    (*(REG32 (0xFFFFF220)))
00077 #define VICVectCntl9    (*(REG32 (0xFFFFF224)))
00078 #define VICVectCntl10   (*(REG32 (0xFFFFF228)))
00079 #define VICVectCntl11   (*(REG32 (0xFFFFF22C)))
00080 #define VICVectCntl12   (*(REG32 (0xFFFFF230)))
00081 #define VICVectCntl13   (*(REG32 (0xFFFFF234)))
00082 #define VICVectCntl14   (*(REG32 (0xFFFFF238)))
00083 #define VICVectCntl15   (*(REG32 (0xFFFFF23C)))
00084 
00085 #define VICITCR         (*(REG32 (0xFFFFF300)))
00086 #define VICITIP1        (*(REG32 (0xFFFFF304)))
00087 #define VICITIP2        (*(REG32 (0xFFFFF308)))
00088 #define VICITOP1        (*(REG32 (0xFFFFF30C)))
00089 #define VICITOP2        (*(REG32 (0xFFFFF310)))
00090 #define VICPeriphID0    (*(REG32 (0xFFFFFFE0)))
00091 #define VICPeriphID1    (*(REG32 (0xFFFFFFE4)))
00092 #define VICPeriphID2    (*(REG32 (0xFFFFFFE8)))
00093 #define VICPeriphID3    (*(REG32 (0xFFFFFFEC)))
00094 
00095 #define VICIntEnClr     VICIntEnClear
00096 #define VICSoftIntClr   VICSoftIntClear
00097 
00098 
00099 /*##############################################################################
00100 ## PCB - Pin Connect Block
00101 ##############################################################################*/
00102 
00103 #define PCB_PINSEL0     (*(REG32 (0xE002C000)))
00104 #define PCB_PINSEL1     (*(REG32 (0xE002C004)))
00105 
00106 
00107 /*##############################################################################
00108 ## GPIO - General Purpose I/O
00109 ##############################################################################*/
00110 
00111 #define GPIO_IOPIN      (*(REG32 (0xE0028000))) /* ALTERNATE NAME GPIO = GPIO0 */
00112 #define GPIO_IOSET      (*(REG32 (0xE0028004)))
00113 #define GPIO_IODIR      (*(REG32 (0xE0028008)))
00114 #define GPIO_IOCLR      (*(REG32 (0xE002800C)))
00115 
00116 #define GPIO0_IOPIN     (*(REG32 (0xE0028000))) /* ALTERNATE NAME GPIO = GPIO0 */
00117 #define GPIO0_IOSET     (*(REG32 (0xE0028004)))
00118 #define GPIO0_IODIR     (*(REG32 (0xE0028008)))
00119 #define GPIO0_IOCLR     (*(REG32 (0xE002800C)))
00120 
00121 
00122 /*##############################################################################
00123 ## UART0 / UART1
00124 ##############################################################################*/
00125 
00126 /* ---- UART 0 --------------------------------------------- */
00127 #define UART0_RBR       (*(REG32 (0xE000C000)))
00128 #define UART0_THR       (*(REG32 (0xE000C000)))
00129 #define UART0_IER       (*(REG32 (0xE000C004)))
00130 #define UART0_IIR       (*(REG32 (0xE000C008)))
00131 #define UART0_FCR       (*(REG32 (0xE000C008)))
00132 #define UART0_LCR       (*(REG32 (0xE000C00C)))
00133 #define UART0_LSR       (*(REG32 (0xE000C014)))
00134 #define UART0_SCR       (*(REG32 (0xE000C01C)))
00135 #define UART0_DLL       (*(REG32 (0xE000C000)))
00136 #define UART0_DLM       (*(REG32 (0xE000C004)))
00137 
00138 /* ---- UART 1 --------------------------------------------- */
00139 #define UART1_RBR       (*(REG32 (0xE0010000)))
00140 #define UART1_THR       (*(REG32 (0xE0010000)))
00141 #define UART1_IER       (*(REG32 (0xE0010004)))
00142 #define UART1_IIR       (*(REG32 (0xE0010008)))
00143 #define UART1_FCR       (*(REG32 (0xE0010008)))
00144 #define UART1_LCR       (*(REG32 (0xE001000C)))
00145 #define UART1_LSR       (*(REG32 (0xE0010014)))
00146 #define UART1_SCR       (*(REG32 (0xE001001C)))
00147 #define UART1_DLL       (*(REG32 (0xE0010000)))
00148 #define UART1_DLM       (*(REG32 (0xE0010004)))
00149 #define UART1_MCR       (*(REG32 (0xE0010010)))
00150 #define UART1_MSR       (*(REG32 (0xE0010018)))
00151 
00152 
00153 /*##############################################################################
00154 ## I2C
00155 ##############################################################################*/
00156 
00157 #define I2C_I2CONSET    (*(REG32 (0xE001C000)))
00158 #define I2C_I2STAT      (*(REG32 (0xE001C004)))
00159 #define I2C_I2DAT       (*(REG32 (0xE001C008)))
00160 #define I2C_I2ADR       (*(REG32 (0xE001C00C)))
00161 #define I2C_I2SCLH      (*(REG32 (0xE001C010)))
00162 #define I2C_I2SCLL      (*(REG32 (0xE001C014)))
00163 #define I2C_I2CONCLR    (*(REG32 (0xE001C018)))
00164 
00165 
00166 /*##############################################################################
00167 ## SPI - Serial Peripheral Interface
00168 ##############################################################################*/
00169 
00170 #define SPI_SPCR        (*(REG32 (0xE0020000)))
00171 #define SPI_SPSR        (*(REG32 (0xE0020004)))
00172 #define SPI_SPDR        (*(REG32 (0xE0020008)))
00173 #define SPI_SPCCR       (*(REG32 (0xE002000C)))
00174 #define SPI_SPTCR       (*(REG32 (0xE0020010)))
00175 #define SPI_SPTSR       (*(REG32 (0xE0020014)))
00176 #define SPI_SPTOR       (*(REG32 (0xE0020018)))
00177 #define SPI_SPINT       (*(REG32 (0xE002001C)))
00178 
00179 
00180 /*##############################################################################
00181 ## Timer 0 and Timer 1
00182 ##############################################################################*/
00183 
00184 /* ---- Timer 0 -------------------------------------------- */
00185 #define T0_IR           (*(REG32 (0xE0004000)))
00186 #define T0_TCR          (*(REG32 (0xE0004004)))
00187 #define T0_TC           (*(REG32 (0xE0004008)))
00188 #define T0_PR           (*(REG32 (0xE000400C)))
00189 #define T0_PC           (*(REG32 (0xE0004010)))
00190 #define T0_MCR          (*(REG32 (0xE0004014)))
00191 #define T0_MR0          (*(REG32 (0xE0004018)))
00192 #define T0_MR1          (*(REG32 (0xE000401C)))
00193 #define T0_MR2          (*(REG32 (0xE0004020)))
00194 #define T0_MR3          (*(REG32 (0xE0004024)))
00195 #define T0_CCR          (*(REG32 (0xE0004028)))
00196 #define T0_CR0          (*(REG32 (0xE000402C)))
00197 #define T0_CR1          (*(REG32 (0xE0004030)))
00198 #define T0_CR2          (*(REG32 (0xE0004034)))
00199 #define T0_CR3          (*(REG32 (0xE0004038)))
00200 #define T0_EMR          (*(REG32 (0xE000403C)))
00201 
00202 /* ---- Timer 1 -------------------------------------------- */
00203 #define T1_IR           (*(REG32 (0xE0008000)))
00204 #define T1_TCR          (*(REG32 (0xE0008004)))
00205 #define T1_TC           (*(REG32 (0xE0008008)))
00206 #define T1_PR           (*(REG32 (0xE000800C)))
00207 #define T1_PC           (*(REG32 (0xE0008010)))
00208 #define T1_MCR          (*(REG32 (0xE0008014)))
00209 #define T1_MR0          (*(REG32 (0xE0008018)))
00210 #define T1_MR1          (*(REG32 (0xE000801C)))
00211 #define T1_MR2          (*(REG32 (0xE0008020)))
00212 #define T1_MR3          (*(REG32 (0xE0008024)))
00213 #define T1_CCR          (*(REG32 (0xE0008028)))
00214 #define T1_CR0          (*(REG32 (0xE000802C)))
00215 #define T1_CR1          (*(REG32 (0xE0008030)))
00216 #define T1_CR2          (*(REG32 (0xE0008034)))
00217 #define T1_CR3          (*(REG32 (0xE0008038)))
00218 #define T1_EMR          (*(REG32 (0xE000803C)))
00219 
00220 
00221 /*##############################################################################
00222 ## PWM
00223 ##############################################################################*/
00224 
00225 #define PWM_IR          (*(REG32 (0xE0014000)))
00226 #define PWM_TCR         (*(REG32 (0xE0014004)))
00227 #define PWM_TC          (*(REG32 (0xE0014008)))
00228 #define PWM_PR          (*(REG32 (0xE001400C)))
00229 #define PWM_PC          (*(REG32 (0xE0014010)))
00230 #define PWM_MCR         (*(REG32 (0xE0014014)))
00231 #define PWM_MR0         (*(REG32 (0xE0014018)))
00232 #define PWM_MR1         (*(REG32 (0xE001401C)))
00233 #define PWM_MR2         (*(REG32 (0xE0014020)))
00234 #define PWM_MR3         (*(REG32 (0xE0014024)))
00235 #define PWM_MR4         (*(REG32 (0xE0014040)))
00236 #define PWM_MR5         (*(REG32 (0xE0014044)))
00237 #define PWM_MR6         (*(REG32 (0xE0014048)))
00238 #define PWM_EMR         (*(REG32 (0xE001403C)))
00239 #define PWM_PCR         (*(REG32 (0xE001404C)))
00240 #define PWM_LER         (*(REG32 (0xE0014050)))
00241 #define PWM_CCR         (*(REG32 (0xE0014028)))
00242 #define PWM_CR0         (*(REG32 (0xE001402C)))
00243 #define PWM_CR1         (*(REG32 (0xE0014030)))
00244 #define PWM_CR2         (*(REG32 (0xE0014034)))
00245 #define PWM_CR3         (*(REG32 (0xE0014038)))
00246 
00247 /*##############################################################################
00248 ## RTC
00249 ##############################################################################*/
00250 
00251 /* ---- RTC: Miscellaneous Register Group ------------------ */
00252 #define RTC_ILR         (*(REG32 (0xE0024000)))
00253 #define RTC_CTC         (*(REG32 (0xE0024004)))
00254 #define RTC_CCR         (*(REG32 (0xE0024008)))  
00255 #define RTC_CIIR        (*(REG32 (0xE002400C)))
00256 #define RTC_AMR         (*(REG32 (0xE0024010)))
00257 #define RTC_CTIME0      (*(REG32 (0xE0024014)))
00258 #define RTC_CTIME1      (*(REG32 (0xE0024018)))
00259 #define RTC_CTIME2      (*(REG32 (0xE002401C)))
00260 
00261 /* ---- RTC: Timer Control Group --------------------------- */
00262 #define RTC_SEC         (*(REG32 (0xE0024020)))
00263 #define RTC_MIN         (*(REG32 (0xE0024024)))
00264 #define RTC_HOUR        (*(REG32 (0xE0024028)))
00265 #define RTC_DOM         (*(REG32 (0xE002402C)))
00266 #define RTC_DOW         (*(REG32 (0xE0024030)))
00267 #define RTC_DOY         (*(REG32 (0xE0024034)))
00268 #define RTC_MONTH       (*(REG32 (0xE0024038)))
00269 #define RTC_YEAR        (*(REG32 (0xE002403C)))
00270 
00271 /* ---- RTC: Alarm Control Group --------------------------- */
00272 #define RTC_ALSEC       (*(REG32 (0xE0024060)))
00273 #define RTC_ALMIN       (*(REG32 (0xE0024064)))
00274 #define RTC_ALHOUR      (*(REG32 (0xE0024068)))
00275 #define RTC_ALDOM       (*(REG32 (0xE002406C)))
00276 #define RTC_ALDOW       (*(REG32 (0xE0024070)))
00277 #define RTC_ALDOY       (*(REG32 (0xE0024074)))
00278 #define RTC_ALMON       (*(REG32 (0xE0024078)))
00279 #define RTC_ALYEAR      (*(REG32 (0xE002407C)))
00280 
00281 /* ---- RTC: Reference Clock Divider Group ----------------- */
00282 #define RTC_PREINT      (*(REG32 (0xE0024080)))
00283 #define RTC_PREFRAC     (*(REG32 (0xE0024084)))
00284 
00285 
00286 /*##############################################################################
00287 ## WD - Watchdog
00288 ##############################################################################*/
00289 
00290 #define WD_WDMOD        (*(REG32 (0xE0000000)))
00291 #define WD_WDTC         (*(REG32 (0xE0000004)))
00292 #define WD_WDFEED       (*(REG32 (0xE0000008)))
00293 #define WD_WDTV         (*(REG32 (0xE000000C)))
00294 
00295 
00296 /*##############################################################################
00297 ## System Control Block
00298 ##############################################################################*/
00299 
00300 #define SCB_EXTINT      (*(REG32 (0xE01FC140)))
00301 #define SCB_EXTWAKE     (*(REG32 (0xE01FC144)))
00302 #define SCB_MEMMAP      (*(REG32 (0xE01FC040)))
00303 #define SCB_PLLCON      (*(REG32 (0xE01FC080)))
00304 #define SCB_PLLCFG      (*(REG32 (0xE01FC084)))
00305 #define SCB_PLLSTAT     (*(REG32 (0xE01FC088)))
00306 #define SCB_PLLFEED     (*(REG32 (0xE01FC08C)))
00307 #define SCB_PCON        (*(REG32 (0xE01FC0C0)))
00308 #define SCB_PCONP       (*(REG32 (0xE01FC0C4)))
00309 #define SCB_VPBDIV      (*(REG32 (0xE01FC100)))
00310 
00311 
00312 #endif /* lpc210x_h */
00313