00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026 #ifndef DRIVERS_H
00027 #define DRIVERS_H
00028
00029 #define TxD0 (1 << 0) // O
00030 #define RxD0 (1 << 1) // I
00031 #define SCL (1 << 2) // I/O
00032 #define SDA (1 << 3) // I/O
00033 #define SCK0 (1 << 4) // I/O
00034 #define MISO0 (1 << 5) // I/O
00035 #define MOSI0 (1 << 6) // I/0
00036 #define SSEL0 (1 << 7) // I
00037 #define TxD1 (1 << 8) // O
00038 #define RxD1 (1 << 9) // I
00039 #define RST1 (1 << 10) // O
00040 #define CTS1 (1 << 11) // I
00041 #define DSR1 (1 << 12) // I
00042 #define DTR1 (1 << 13) // O
00043 #define DCD1 (1 << 14) // I
00044 #define RI1 (1 << 15) // I
00045 #define EINT0 (1 << 16) // I
00046 #define CAP1_2 (1 << 17) // I
00047 #define CAP1_3 (1 << 18) // I
00048 #define MAT1_2 (1 << 19) // O
00049 #define MAT1_3 (1 << 20) // O
00050 #define PWM5 (1 << 21) // O
00051 #define TD3 (1 << 22) // O
00052 #define RD2 (1 << 23) // I
00053 #define TD2 (1 << 24) // O
00054 #define RD1 (1 << 25) // I
00055
00056 #define AIN0 (1 << 27) // I
00057 #define AIN1 (1 << 28) // I
00058 #define AIN2 (1 << 29) // I
00059 #define AIN3 (1 << 30) // I
00060
00061 #define PWM1 TxD0 // O
00062 #define PWM3 RxD0 // O
00063 #define _EINT0 RxD0 // I
00064 #define CA1_0 SCL // I
00065 #define MAT0_0 SDA // O
00066 #define EINT1 SDA // I
00067 #define CA1_1 SCK0 // I
00068 #define MAT0_1 MISO0 // O
00069 #define CA1_2 MOSI0 // I
00070 #define PWM2 SSEL0 // O
00071 #define EINT2 SSEL0 // I
00072 #define PWM4 TxD1 // O
00073 #define PWM6 RxD1 // O
00074 #define EINT3 RxD1 // I
00075 #define CAP1_0 RTS1 // I
00076 #define CAP1_1 CTS1 // I
00077 #define MAT1_0 DSR1 // O
00078 #define RD4 DSR1 // I
00079 #define MAT1_1 DTR1 // O
00080 #define TD4 DTR1 // O
00081 #define _EINT1 DCD1 // I
00082 #define _EINT2 RI1 // I
00083 #define MAT_2 EINT0 // O
00084 #define _CA1_2 EINT0 // I
00085 #define SCK1 CAP1_2 // I/O
00086 #define _MAT1_2 CAP1_2 // O
00087 #define MISO1 CAP1_3 // I/O
00088 #define _MAT1_3 CAP1_3 // O
00089 #define MOSI1 MAT1_2 // I/O
00090 #define _CAP1_2 MAT1_2 // I
00091 #define SSEL1 MAT1_3 // I
00092 #define _EINT3 MAT1_3 // I
00093 #define RD3 PWM5 // I
00094 #define _CAP1_3 PWM5 // I
00095 #define _CA1_0 TD3 // I
00096 #define _MAT0_0 TD3 // O
00097 #define _CA1_1 AIN0 // I
00098 #define _MAT0_1 AIN0 // O
00099 #define __CA1_2 AIN1 // I
00100 #define MAT0_2 AIN1 // O
00101 #define CA1_3 AIN2 // I
00102 #define MAT0_3 AIN2 // O
00103 #define __EINT3 AIN3 // I
00104 #define __CA1_0 AIN3 // I
00105
00106 #define CS0 (1 << 0) // O
00107 #define OE (1 << 1) // O
00108 #define TRACEPKT0 (1 << 16) // O
00109 #define TRACEPKT1 (1 << 17) // O
00110 #define TRACEPKT2 (1 << 18) // O
00111 #define TRACEPKT3 (1 << 19) // O
00112 #define TRACESYNC (1 << 20) // O
00113 #define PIPESTAT0 (1 << 21) // O
00114 #define PIPESTAT1 (1 << 22) // O
00115 #define PIPESTAT2 (1 << 23) // O
00116 #define TRACECLK (1 << 24) // O
00117 #define EXTIN0 (1 << 25) // I
00118 #define RTCK (1 << 26) // I/O
00119 #define TDO (1 << 27) // O
00120 #define TDI (1 << 28) // I
00121 #define TCK (1 << 29) // I
00122 #define TMS (1 << 30) // I
00123 #define TRST (1 << 31) // I
00124
00125 #define D0 (1 << 0) // I/O
00126 #define D1 (1 << 1) // I/O
00127 #define D2 (1 << 2) // I/O
00128 #define D3 (1 << 3) // I/O
00129 #define D4 (1 << 4) // I/O
00130 #define D5 (1 << 5) // I/O
00131 #define D6 (1 << 6) // I/O
00132 #define D7 (1 << 7) // I/O
00133 #define D8 (1 << 8) // I/O
00134 #define D9 (1 << 9) // I/O
00135 #define D10 (1 << 10) // I/O
00136 #define D11 (1 << 11) // I/O
00137 #define D12 (1 << 12) // I/O
00138 #define D13 (1 << 13) // I/O
00139 #define D14 (1 << 14) // I/O
00140 #define D15 (1 << 15) // I/O
00141 #define D16 (1 << 16) // I/O
00142 #define D17 (1 << 17) // I/O
00143 #define D18 (1 << 18) // I/O
00144 #define D19 (1 << 19) // I/O
00145 #define D20 (1 << 20) // I/O
00146 #define D21 (1 << 21) // I/O
00147 #define D22 (1 << 22) // I/O
00148 #define D23 (1 << 23) // I/O
00149 #define D24 (1 << 24) // I/O
00150 #define D25 (1 << 25) // I/O
00151 #define D26 (1 << 26) // I/O
00152 #define D27 (1 << 27) // I/O
00153 #define D28 (1 << 28) // I/O
00154 #define D29 (1 << 29) // I/O
00155 #define D30 (1 << 30) // I/O
00156 #define D31 (1 << 31) // I/O
00157
00158 #define BOOT0 D26 // I
00159 #define BOOT1 D27 // I
00160 #define AIN4 D30 // I
00161 #define AIN5 D31 // I
00162
00163 #endif
