Glosario | Infograf�a | Electrónica | lecci�n 1

En electr�nica digital es una pr�ctica habitual, tanto en el plano te�rico como en el pr�ctico que, todo tipo de se�ales con las que se trata, son consideradas se�ales digitales (perfectamente cuadradas), y se da por sentado o por lo menos no se menciona que, estan exentas de rebotes, y aqu� reside el primer y quizas el mayor problema para un principiante. No considerar los efectos de los rebotes.

Nunca des por sentado que, la se�al que necesitas est� exenta de rebotes. �ASEGURATE!

Ya que �sta es, como todos debemos saber, la principal fuente de fallos o errores. Si no te aseguras que no hay rebotes, corres el riesgo de no saber si el resultado es el esperado. Por lo tanto:

• - Asegurate que la se�al est� bien generada. Y que un pulso, es uno y no una sucesión de pulsos (un tren de impulsos).

• - Comprueba siempre el tipo de lógica que sigue el circuito. Estudia el modo en que trabaja una puerta, para ver si se trata de l�gica positiva o negativa.

En principio y solo en principio, un circuito electr�nico creado mediante circuitos integrados (IC) estandard, bien sea de la familia TTL o CMOS, suele emplarse en su dise�o la lógica positiva.

Aunque es frecuente encontrar lo que se llama l�gica mixta, tambi�n llamada funcional, que utiliza la l�gica positiva y la negativa. Mediente este m�todo, se pueden simplificar los circuitos.

Cuando se trata de un circuito en el que esté incorporado un IC de LSI (larga escala de integración), en el que talvez lleve un microcontrolador, se puede decir que, sus E/S y de BUS, se han de realimentar, es decir, tienen que conectarse a positivo (+Vcc) a trav�s de sendas resistencias (su valor depende de la alimentaci�n +Vcc, para 5Vcc, sobre 4k7 ohms), de manera que puedan ser excitadas a su nivel, con la se�al que introduzcamos o las puertas que les siguen. La raz�n para usar este tipo de realimentaci�n es que, al poner a positivo las E/S, se evitan en parte los par�sitos electr�nicos.

figura 2

A continuaci�n, veremos c�mo podemos generar un impulso sin rebotes.

De todos es conocido que, al cerrar un interruptor, se produce un rebote mec�nico de sus contactos que no se puede evitar y consecuentemente, estos saltos son lo que producen m�s de un cierre del circuito, (esto que en electricidad, tiene una importancia relativa, cuando se trata de electr�nica digital, es un problema muy grave), lo que quer�amos era un �nico pulso, o sea que ha aparecido el rebote, produciento un n�mero indeterminado de pulsos, que ser�n considerados como datos a tratar.

Imaginemos que pretendemos aumentar el contador de tantos de un marcador, en un punto y el pulsador no est� protegido contra los rebotes, es f�cil suponer que, no ser�a posible a�adir un �nico tanto al mencionado marcador, con las conscuencias que acarrear� tal efecto.

En la siguiente figura, se aprecia lo expuesto.

figura 3

En la figura 3, la se�al de la derecha del interruptor, muestra lo que 'realmente' presenta el pulsador (I) a su salida, se puede apreciar que en realidad, se producen una serie de p�cos que el sistema interpretar� como otras tantas se�ales individuales y esto, no es lo que deseamos.

En la misma figura, se representa una caja con una entrada de Datos y una salida Q, la cual representa el circuito que evita los rebotes. A su derecha la se�al (O), como se aprecia, en ella existe un primer estado bajo L (pulsador en reposo) - seguido de un estado alto H (pulsador activo) - para terminar con otro estado bajo L (pulsador en reposo), formando as� el conjunto un pulso. Justo lo que deseabamos, un �nico pulso.

ESQUEMA DEL CIRCUITO ANTIREBOTE.

Veamos el esquema que podemos usar para proteger un pulsador del efecto rebote o sea, el circuito antirebote. En electr�nica existen una diversidad de formas de lograr un mismo resultado y todos son buenos, en otras palabras, siempre que el resultado sea el correcto, no importan los medios utilizados.

Por razones de peso, se debe considerar como mejor circuito, aquel que, utilizando un m�nimo de componentes, de un resultado considerado excelente. En principio se presenta un circuito en la figura 4, que utiliza un interruptor I, una puerta l�gica G (Trigger-Schmitt, 74LS13, CD4093) junto con un condensador electrol�tico C cuyo valor se puede aumentar o reducir (1 uF/63V) y un par de resistencias R de 1k.

figura 4

Al utilizar este circuito, nos vemos obligados a considerar una red con constante de tiempo del condensador C con una de las R y el disparador Schmitt G, para evitar los transitorios par�sitos.

El esquema que se ve en la figura 3, en esencia esta basado en la constante de tiempo de carga/descarga formada por el condensador C con la R que lo alimenta, cuya respuesta es escuadrada mediante la puerta disparadora Schmitt G.

ANALISIS:

Al cerrar I, el condensador C, se descargar� a trav�s de R (l�nea a trazos D), hasta la tensi�n de basculamiento 0,9V para TTL y su salida S, pasar� a nivel alto (H). No obstante, cuando se abra I, el condensador se gargar� denuevo y cuando su tensi�n alcance los 1,7V la salida S, bascular� a nivel bajo L.

Debido a las caracteristicas del esquema, los rebotes de los contactos mec�nicos, no tendr�n efecto en la se�al de entrada en G ya que cuando �stos se producen, el condensador se est� cargando o en el otro caso se est� descargando (como ya se vi� en la parte 1), con lo que los rebotes ser�n absorbidos por el condensador.

La capacidad del condensador se podr� aumentar, en funci�n del n�mero de rebotes mec�nicos del interruptor. Aunque, no es conveniente que sea muy alto, el efecto de histeresis, puede retrasar demasiado la carga y no podr�a generar un posterior impulso a tiempo. Normalmente su valor puede estar entre 0,020uf y 1uf o poco m�s

Un paso m�s

En el apartado anterior, vimos c�mo evitar los rebotes de un interrruptor, un buen procedimiento, si se�or; cuando se trata de un interruptor, el cual se caracteriza por que permanece est�tico en una posici�n, hasta que decidimos cambiar la misma. El circuito, es muy estable, pero su aplicaci�n no se utiliza muy a menudo debido a que, no puede generar impulsos muy r�pidos y a que cambia de estado con solo cambiar el estado del interruptor I.

Si lo que queremos es un sistema m�s seguro, es decir, que aunque se repita la operaci�n de activarlo, �ste no cambie. Hemos de pensar en otro esquema que se base en una especie de memoria.

El sistema que se ajusta a las exigencias especificadas, puede ser la b�scula RS, la cual est� compuesta por dos puertas realimentadas, NAND, aunque la estudiaremos con puertas NOR seg�n se aprecia en la figura 5, as� como su tabla de la verdad.

figura 5

Como ya se vi�, el comportamiento de una puerta NOR realimentada, se puede considerar una c�lula de memoria, la cual una vez en estado alto H no pasa a nivel bajo L, mientras no se aplique una se�al de puesta a cero PAC (Reset). De esta manera, se logra una alta seguridad, cuando se utiliza un conmutador, el circuito, es mucho m�s estable que en el anterior caso de la figura 4.

Ahora veamos el diagrama de tiempos.

figura 6

Sin embargo, existe un estado de indeterminaci�n seg�n se aprecia en la tabla y ser�a conveniente disponer de un tipo de b�scula que nos asegurara la no indeterminaci�n. La soluci�n pasa por disponer un inversor entre las entradas R y S, esto har� que estas entradas esten en oposici�n entre s�, evitando el estado de indeterminaci�n.

Pero as�, tendr�amos una sola entrada de datos D, necesitando nuevas entradas en la b�scula, para ponerla a 1 (Preset) y de borrado (Clear) para ponerla a 0, adem�s de, una entrada de reloj (CLK).

En la figura 7, podemos apreciar todas estas entradas y las salidas Q y su complemento, los puntos P en el diagrama, indican que la salida Q sigue a la entrada D, mientras la se�al de CLK est� alta. Adem�s se puede apreciar un elemento nuevo, el Flanco de subida de la se�al de reloj, que en las b�sculas establece el momento de intercambio del dato de entrada en D a la salida Q. En la figura se representa un IC 74LS74 o similar.

figura 7

La diferencia entre el flip-flop D y la b�scula D, est� relacionado con la forma de utilizar la se�al de reloj. Seg�n se dijo, el estado de salida de la b�scula aparece, s�lo en el instante en que la se�al de reloj pasa del nivel l�gico bajo al nivel alto, y en ning�n otro caso. Es decir con el flanco ascendente del reloj, tal como se aprecia en el diagrama de tiempos en la figura 6.

Es decir, la transici�n de un dato en la entrada D, a la salida Q, en las b�sculas D, se produce con el flanco de subida o flanco activo y en un Flip-Flop D, ocurre con el flanco de bajada o flanco de disparo. Esta es, en esencia la m�s importante diferencia.

Por lo tanto, para evitar las interferencias o rebotes, se optar� por usar el sistema m�s adecuado para cada caso y sobre todo, depender� del IC que tengamos disponible en ese momento o en todo caso, utilizar las puertas que nos "sobren" en el circuito electr�nico general, cosa que es bastante usual. Lo que ahorrar� espacio y dar� m�s rendimiento a nuestro trabajo.

Para continuar las partes 1 o 3, use la flecha bot�n

Los comentarios seran bienvenidos.
Copyright © 2000 All Rights Reserved.

URL: http://kagiva.go.to