// DSCH 2.5f
// 10/05/02 18:36:58
// C:\Dsch2\Book on CMOS\complexGate.sch

module complexGate( B,C,A,(A&B)|C,A&(B|C));
 input B,C,A;
 output (A&B)|C,A&(B|C);
 assign s=(a&b)|c;
  assign s=a&(b|c);
endmodule

// Simulation parameters
// B CLK 10 10
// C CLK 20 20
// A CLK 30 30
