|
|
|
Pipeline
burst cache เป็น cache หรือพื้นที่เก็บสำหรับตัวประมวลของคอมพิวเตอร์
ซึ่งได้รับการออกแบบให้อ่านและเขียนลงใน
Pipelining ได้ 4 burst (ชุดของการส่งข้อมูล)
ซึ่ง bursts หลังสามารถส่งหรือย้ายก่อน
burst แรกไม่ถึงตัวประมวลผล
Pipeline burst cache มักจะใช้กับ
static RAM เพื่อรองรับ
L1 and L2 cache ในคอมพิวเตอร์
โดยได้รับการแนะนำในปี
1996 และใช้กับ
CPU รุ่น Pentium ซึ่ง
Pipeline burst cache เป็นอีกตัวเลือกนอกเหนือจาก
asynchronous cache หรือ synchronous
burst cache
ในตัวประมวลผลของคอมพิวเตอร์ส่วนบุคคล
การส่งข้อมูลใช้บัสขนาด
64
บิต (8
Byte) แต่
cache
มีขนาด
32
ไบต์
จึงทำให้ส่งข้อมูลได้ครั้งละ
4
ชุดใน cache
ด้วยการใช้
Pipeline
burst Cache ทำให้การส่งข้อมูลชุดแรกเท่ากับ
3
รอบของความเร็วนาฬิกา
และข้อมูล 3
ชุดต่อไปใช้เวลาชุดละ
1
รอบ
แนวคิดของ Pipeline
และ
burst
คือ
เมื่อมีการเรียกข้อมูลจากที่เก็บครั้งแรก
ข้อมูลชุดต่อไปจะมาอย่างรวดเร็วแบบชุด
(discrete)
ใน
Pipe
หรือเส้นทางของข้อมูล
ดังนั้น
เวลาในการส่งข้อมูลจากที่เก็บ
โดยใช้ Pipeline
burst cache แสดงให้เป็น
“3-1-1-1”
รวมเป็น
6
รอบ
|
|