Tabla Comparativa de Familias Lógicas. 

Propiedad

TTL

CMOS

ECL

BiCMOS

Standar

Schottky

LS(S Baja Potencia)

 

Transistores Base

BJT

BJT Schottky en union BC

BJT Schottky con R Grandes

MOSFET

Amplificador Diferencial BJT

BJT y MOSFET

VIH

2 [V]

2 [V]

2 [V]

3.5

- 1.205 [V]

3.5 [V]

VIL

0.8[V]

0.8[V]

0.8[V]

1.5

- 1.435 [V]

1.5 [V]

VOL

0.4[V]

0.5[V]

0.5[V]

0.01

- 1.62 [V]

0.4 [V]

VOH

2.4 [V]

2.7 [V]

2.7 [V]

4.99

- 0.759 [V]

4.6 [V]

NMH

400 m

700 m

700 m

1.5

0.446

1.1 [V]

NML

400 m

300 m

300 m

1.5

0.185

1.1 [V]

ZOL

10 ?

10 ?

100 ?

1 K?

7 ?

10 ?

ZOH

70 ?

70 ?

700 ?

1 K?

7 ?

70 ?

ZIH

400 K?

400 K?

4 M?

1 T?

50 K?

1 T?

ZIL

4 K?

4 K?

40 K?

1 T?

50 K?

1 T?

PDISIPADA/COMPUERTA

400 m[W]

19 m [W]

2 m[W]

6 n[W]

25 m[W]

15 m[W]

Retardo

10 n[s]

3 n[s]

5 n[s]

60 ns (Vcc=5), 25 ns (VCC=10)

22 n[s]

6 n[s]

VCC

5 [V]

5 [V]

5 [V]

5, 10, 15 [V]

- 5.2 [V]

5 [V]

Anexo

Familia TTL Schottky (S).

Diodo Schottky en la unión Base-Colector de todos los transistores que se saturan. El diodo tiene un voltaje de activación de aproximadamente 0.3[V] y una carga de almacenamiento despreciable. La TTL Estándar consume casi el doble. Sin embargo en régimen dinámico, la serie Schottky disipa menos potencia que la TTL Estándar a frecuencias superiores a 25 M[Hz].

La diferencia entre la compuerta Schottky y la Estándar es que el transistor superior de la Totem-Pole es un Par Darlington en la puerta Schottky. El montaje Darlington presenta una elevada ganancia en corriente lo que permite alcanzar velocidades de conmutación más altas.

Los Schottky tienen tiempos de subida y bajada muy rápidos que provocan problemas de reflexión y ruidos inducidos. Los cables abiertos no deben medir más de 25 cm. Los picos de corriente son más estrechos y de mayor amplitud que de los TTL Estándar. Sí la velocidad es importante hay que minimizar la longitud e las vías de señal porque cada 15 cm de pista en un circuito impreso significa 1n[s] de retardo adicional.

  

Familia TTL Schottky de Baja Potencia (LS).

                 El consumo de potencia de la serie S es significativamente mayor que la TTL Estándar, en la LS las resistencias clave se fabrican aproximadamente de 5 a 10 veces más grandes, reduciendo el consumo de potencia, aumentando los tiempos de conmutación de la compuerta, este inconveniente queda compensado ya que no es necesario el transistor de entrada de un TTL Estándar, el transistor de entrada multiemisor ha sido reemplazado por Diodos Schottky y agregando otras características de diseño.

                La baja potencia del componente implica menor tamaño, menor peso y menor costo de la fuente de alimentación, menor disipación de calor y menores costos de operación. La reducción en el calor disipado permitirá aumentar la densidad de componentes por tarjeta por circuito impreso.

                Una menor disipación permite también aumentar la  densidad de componentes dentro de la pastilla del circuito integrado sin exceder las limitaciones térmicas de la cápsula.

                La serie LS genera picos de corriente de menor amplitud que redundan en una menor generación d ruido interno. Los requisitos de baja corriente de entrada de los dispositivos LS los convierten en elementos idóneos para acoplar dispositivos MOS compatibles con TTL y dispositivos TTL Estándar.

  

Familia CMOS

                 Presenta una disipación muy baja y un margen de ruido de DC muy elevado. Los elementos CMOS constan de pares de transistores MOS  de enriquecimiento de canal N y P. Los CMOS se emplean en aplicaciones que requieren de consumo muy bajo, como puede ser el instrumental portátil o los relojes de pulsera y también cuando el ambiente es especialmente ruidoso como en la plantas industriales. La baja disipación de potencia se debe a que en condiciones estáticas sólo un transistor de cada pareja conduce cuando el otro está bloqueado.

                Los picos de corriente se producen durante l conmutación ya que ambos transistores P y N están conduciendo simultáneamente durante un breve instante en la transición entre niveles lógicos. Para velocidades elevadas de conmutación hay que emplear condensadores de desacoplo. Por encima de 1 M[Hz] la disipación dinámica predomina y puede llegar a ser mayor que la de un dispositivo TTL o ECL. LA capacidad de entrada es e 5 p[F] aproximadamente. Los tiempos de propagación son relativamente largos en los dispositivos CMOS debido a su relativamente alta impedancia de salida.

                En la familia CMOS no cabe recurrir a la función OR cableada porque puede fluir una corriente excesiva por los transistores de salda de baja impedancia. Puede obtenerse sin embargo un resultado equivalente usando puertas de transmisión y/o lógica funcional. Existen también dispositivos CMOS de tres estados. Otra ventaja es la relativa facilidad de acoplo con otras familias lógicas usando una sola fuente de alimentación tales como TTL, PMOS y NMOS.

  

Familia ECL.

                 Las operaciones lógicas se implantan utilizando la topología del amplificador diferencial, se consiguen mejoras de velocidad adicionales al restringir las excursiones de la señal a pequeños valores. De esta forma, la carga almacenada en la base durante la operación en la región activa se conserva pequeña. S caracteriza por tiempos de conmutación muy rápidos y tiempos de propagación muy cortos. Esta alta velocidad tiene el costo de un consumo de potencial incrementado. La corriente de alimentación de una compuerta ECL es aproximadamente constante. Los colectores de salida están conectados a su propio canal de tierra, para aislar las etapas de seguidor de salida del resto del circuito. Un canal de tierra a menudo contribuye con una resistencia en serie o una inductancia distribuida entre sus diversos puntos de conexión.

Cuando manejan cargas de baja impedancia, se consumen grandes corrientes de sus canales de tierra. Pueden ocurrir caídas de voltaje significativas a través de las impedancia de estos canales de tierra, causando una modificación en el voltaje del canal

                Las compuertas ECL contienen dos salidas una negada y otra no, ejemplo:   Inversor VOUT y VOUT’, NOR y OR juntas. La familia ECL  consume más potencia estática que otras familias lógicas porque sus dispositivos siempre están polarizadas en la región activa.

                Emplea transistores bipolares y es extraordinariamente rápida. Se usan en aplicaciones tales como computadores, memorias de alta velocidad, instrumentos electrónicos y en comunicaciones digitales de datos donde se requieren elevadas velocidades de funcionamiento. El nombre de Acoplo por Emisor , viene de que todos los transistores de entrada tienen sus emisores entre sí. En los circuitos ECL se logran altas velocidades de conmutación evitando que los transistores lleguen a saturarse para no tener así los retardos por almacenamiento de carga. La tensión de alimentación típica en ECL es VEE-VCC= - 5.2 [V], siendo normalmente el VCC< el terminal de masa (VCC=0[V]).

                El uso de amplificadores diferenciales en los elementos ECL hace que la corriente de alimentación sea prácticamente constante durante la conmutación. La potencia disipada viene dada por IEE(VCC-VEE).

                La impedancia de entrad de un amplificador diferencial es muy alta en cualquiera de los estados.

La salidas de emisor seguidor tiene un resistencia muy baja.

  

Familia BiCMOS.

                 La configuración CMOS Bipolar es decir BiCMOS, en la cuál se combinan BJT con MOSFET de canal N y P en el mismo circuito integrado combina la alta velocidad de los circuitos bipolares con la resistencia de entrad infinita y la poca disipación estática de los circuitos CMOS. La familia BiCMOS está en algún sitio entre CMOS y ECL con respecto al funcionamiento y tiene varias ventajas agregadas sobre cualquiera de estas familias lógicas.

Los circuitos BiCMOS pueden manejar directamente la mayor parte delas demás familias lógicas y son mucho menos sensibles tanto a las cargas capacitivas como resistivas, proporcionando así capacidades muy flexibles de entrada y salida. Su principal desventaja es el mayor costo de fabricación.

Hosted by www.Geocities.ws

1